[ Pyxis ]
ハードウェア設計コンテスト
最終レポート

５．タイミング設計

表紙
目次

１．　製作の目的
１．１　対象
１．２　問題点
１．３　解決法
１．４　略記号について

２．　システム概要
２．１　設計方針
２．２　システム的機能
２．３　動作の概要

３．　システム設計
３．１　演算フローの検討
３．２　数値のデータ表現
３．３　式(1-5)の判定法

４．　機能ブロックの解説
４．１　システムブロック
４．２　加算・減算回路
４．３　乗算回路
４．４　Ox：C_x生成回路
４．５　Oy：C_y生成回路
４．６　Xx：Z_x²−Z_y²＋C_x演算回路
４．７　Yy：２Z_xZ_y＋C_ｙ演算回路
４．８　Rr：Z_x²＋Z_y²演算回路
４．９　Cn：制御回路
４．10　回路図の構成

５．　タイミング設計
５．１　タイムチャートの表記法
５．２　タイムチャート

６．　使用部品

７．　実装設計
７．１　基板
７．２　レイアウト

８．　製作

９．　ハンドリングソフトウェア

10．　結果
10．１　実行時間
10．２　設計目標との対比

11．　終わりに

付録１　制御信号と出力条件
付録２　タイムチャート
付録３　部品表
付録４　部品レイアウト図 (約240KB)
付録５　回路階層と機能説明
付録６　全回路図 (約1.7MB)

Copyright 2003-2006
Chiaki Nakajima.
All rights reserved.

　タイミング設計として本章を設けましたが，具体的な回路の動作タイミングの説明については非常に繁雑となるため省略します．それに関してはタイムチャートを示すことにとどめ，ここではそのタイムチャートの表記法について説明します．そしてそれが，デバイスの実力値をあてにせず最大遅延時間に基づいたものであることにより，動作タイミングがきちんと確認されていることを示します．

５.１　タイムチャートの表記法

　この表記法は筆者の自己流で，従来より長く使っているものです．簡単ですが正確で便利な書き方ですので紹介します．

［図５-１］中島流表記法

　このように，最小遅延時間を最小時間単位に設定して導入し，その表記法と併せてそれを明示しています．わずかな工夫ですが，これにより信号の遷移状態とともに信号がいつ確定し，いつまで有効なのかがひと目でわかるようになっています．また，最小遅延時間を０でなく1/2最小目盛りとすることによって，連動している複数の信号遷移の従属関係も表現できます．

５.２　タイムチャート

　設計当時に作成したタイムチャートをそのまま示します．

（付録２-１）
　リセット状態から，リセット解除後反復１回分の全体の動作を検証するためのもの．

（付録２-２〜２-５）
　ピクセルペアの処理終了時の動作を検証したもの．

（付録２-６）
　乗算回路のタイミングを検証したもの．

（付録２-７）
　Ｘxの加減算部のタイミングを検証したもの．
　以上の表記法とタイムチャートにより，最大遅延時間に基づいたワーストケースの動作タイミングを確認しています．