|
表紙
目次
１． 製作の目的
１．１ 対象
１．２ 問題点
１．３ 解決法
１．４ 略記号について
２． システム概要
２．１ 設計方針
２．２ システム的機能
２．３ 動作の概要
３． システム設計
３．１ 演算フローの検討
３．２ 数値のデータ表現
３．３ 式(1-5)の判定法
４． 機能ブロックの解説
４．１ システムブロック
４．２ 加算・減算回路
４．３ 乗算回路
４．４ Ox：Cx生成回路
４．５ Oy：Cy生成回路
４．６ Xx：Zx2−Zy2＋Cx演算回路
４．７ Yy：２ZxZy＋Cｙ演算回路
４．８ Rr：Zx2＋Zy2演算回路
４．９ Cn：制御回路
４．10 回路図の構成
５． タイミング設計
５．１ タイムチャートの表記法
５．２ タイムチャート
６． 使用部品
７． 実装設計
７．１ 基板
７．２ レイアウト
８． 製作
９． ハンドリングソフトウェア
10． 結果
10．１ 実行時間
10．２ 設計目標との対比
11． 終わりに
付録１ 制御信号と出力条件
付録２ タイムチャート
付録３ 部品表
付録４ 部品レイアウト図 (約240KB)
付録５ 回路階層と機能説明
付録６ 全回路図 (約1.7MB)
Copyright 2003-2006
Chiaki Nakajima.
All rights reserved.
|
回路設計の結果，ＩＣ数361個の巨大な回路となってしまいました．部品点数が多くなると，レイアウトなどにも十分配慮する必要があります．
７.１ 基板
基板は330mm×245mmの，市販のユニバーサル両面基板を使用しました．デジタル回路用のパターンで，片面がグランドプレーンになっているものです．このグランドプレーンはＩＣの下やピン間にもパターンが通っており，グランドがまさにメッシュ上になっているすぐれものです．
この基板４枚に回路を分割して実装しました．分割の仕方は，ＯxとＯy，Ｃnをあわせて１枚，他Ｘx，Ｙy，Ｒrに各１枚ずつです．
７.２ レイアウト
ＩＣのレイアウトも難しくなってきます．特にＣnが問題で，ここからすべての回路へ制御信号が分配されます．そこで，レイアウト図面を作成して全配線を書き込み，妥当性を確認することを何度か行って決めました．決定基準は，
○同一タイミングの信号（特にクロック）の配線長をできるだけそろえる．
○長い経路の配線が生じないようにする．
○グランドのリターンも考慮する．
と，改めて書くまでもないような基本的なことです．ですが，シンクロもロジアナも無い環境でしたので，不具合が生じてからの
"デバッグ" はまず不可能です．「後の祭り」を未然に防ぐためにも，非常に慎重に作業しました．このことは，回路設計，配線などPyxisの製作すべてに通じています．
これも当時の資料ですが，レイアウト図を付録４に示します．（なお，残念ながらレイアウト検証用の配線を書き込んだ図面は紛失した）
|